


### 1. Hardver

#### Általános:



**Címkezelés:** Egy közös 4GB-os címtérleten van minden: MMR-ek, L1 SRAM (cash nem külön terület), külső memóriák, perifériák. Nincs külön I/O-terület. Ezeket bárislatlan címezzük, a PO...PS regiszterekkel. Látsd: ALU>cím aritmetika.

**Üzem módok:** User / Supervisor / Debug. Az MMR-ekhez, és (éppen) védett memóriaterületekhez csak az utóbbi kettőben lehet hozzáférni, és bizonyos utasítások is csak itt érhetők el. Ha mégis user módban próbáljuk, akkor kivétel general az Event Controller. Supervisor mód: reset után, és a megszakítás/kivétel rutinokból. Reset után célszerű beállítani a user-módot (az első IT után ügyis beállna): [P1L=Exit\_addr; P1H=Exit\_addr; RETI=P1; RTI; ]

#### A CPU:

**Belső regiszterek:** R0...R7, Acc0, Acc1. Látsd: ALU. **Címzés:** Látsd: ALU>cím aritmetika, és Assembler. **Program sequencer:** Ez felelős az utasítás betöltéséért, pipeline kezelésért, ugrások/IT/kivétel...kezelésért (ALU). SEQSTAT regiszter információkat nyújt a legutóbbi reset és kivétel -eseményekről. Feltételes ugrásokra a ce (feltételköz) alapján lehet csak.

**Hardver-programhurkok** kezelésére külön 32 bites regiszterek vannak: LC0, LC1 (ciklusszámlálók), L70, L71 (loop top address), LBO, LBI (loop bottom address). Ezeket a megfelelő ciklus-utasítások kezelik. Működése: feltöltjük a regisztereket (LC, LB, L) majd ha a programvégrehajtás eléri az L71-ben megadott pmem címig, akkor indul az LC1 hurokszámláló dekrementálása minden ciklusban. Amikor elér az L71-címig, akkor visszaugrik L71 címre, LC1-et dekrementálja. Ha LC1=0, nem ugrik már vissza, hanem folyamatosan halad tovább. Ha a ciklus kevesebb mint 4 utas, akkor a pipeline-t nem őríti, begyorsul.

**Visszatérés** szubrutin/IT/kivétel...ből: Ezek mindegyikéhez külön visszatérési cím-regiszter van, amit automatikusan kezel. Szubrutin: RETS, IT: RETI, kivétel: RETX, NMI: RETN. Tehát többszintű szubrutin/hívásokat manuálisan kell kezelni a RETS tartalmát és stack-be menteni !!! (hívas előtt: [-SP]=RETS; Hívas+visszatérés után RETS=[SP++]).


**Stack pointer:** 2db van, egy az user módnak, egy a supervisor módnak. Mindkettőt SP néven érhetjük el, csak egyik módban az egyik, másikon a másik az amit SP-nél hívunk.

**A pipeline:** 10 fázisú. Nincs pipeline-útközés, mert a proci azt magától kezeli, beiktat várakozásokat, ha egy utasítás egy még nem létező eredményre vár. (kikapcsolható).

**Adat formátumok:** A számításokat többnyire 2-es komplement kóddal végzi (Q15-ös tört számok), de lehetnek integer (előjeles/nem előjeles) vagy bináris string (logikaihoz) operandusú műveletek is. Adat lehet 32(word)/16(half word)/8(byte) bites. Számok kezelésekor lehet előjelkiterjesztést vagy nulla-kiterjesztést kéri, ezeket a programban (X) (Z) -utánilással kell kéri. Little-Endian. **Reset:** 4féle reset lehetséges: hardver (RESET láb által), system szoftver (ha #B11-et írunk az SWRST regiszterbe. Csak a perifériákat érnit, kivéve RTC), csak core szoftver reset (RAISE1; utasítással), és watchdog reset. Hardver reset után a proci boot módba megy át.

#### Az ALU:

A CPU része. 32/16/8 bites adatok feldolgozására, akár párhuzamosan több adattal is. 2 fő rész: Adat aritmetikai egység, és Cim aritmetikai egység.



**Adat aritmetika:** 40 bites akkumulálás, de 16 bites adatok. Ehhez tartozik a Data-register-file (R7...R0, ezek 32 bitesek de 16 bites műveletekkor 16x16bit. Ekkor pl. R0 helyett R0.L és R0.H van.), és a

2db akkumulátor (ACC0, ACC1, 40bit. Darabjai: A0.L A0.H és A0.X ami a felső guard) van, mert 2db ALU van. 16 bites vagy 8 bites adatokon dolgozik, egyszerre 2 (2x16, 2x32) / 4 (4x8, 4x16) adattal. A nagyobbakhoz párhuzamos utasítások kell kéri az asm-ben. 2db MAC egység van, ezek kiválasztása automatikus. Műveleteket nem lehet közvetlenül a memóriával végzni, csak az ALU belső regisztereivel. Őket pedig a Load/Store utasítások töltik/írják.

**Cím aritmetika:** A memóriák, és nem-core regiszterek elérése mindig ezen keresztül történik. Jellemző a bárislatlan címzés (adatmem), amikor a memóriacím=P[i]+offset. P[i] az a 8db pointer regiszter (32bit) egyike (általános: PS...PO 6db). A program utasítások is így működnek, csak PC-re relatívan. Az assembler a címeket offsetre váltja. A DAG cimgenerátorok, és hozzájuk tartozó Lx, Lx, Bx, és Mx regiszterek (mindből 4db: 3...0) a ciklusú buffereket szolgálják ki, egyszerre 2db-ot, a 2db cimgenerátornak köszönhetően (DAG). Címet lehet post/pre módosítani autom. Ennek a része a stckc pointer is.

**Ciklusú bufferek:** 4db mehet egyszerre, az Lx (kimenő cím), Lx (bufferhossz), Bx (buffer básis), Mx (lépésköz) regiszterek segítségével. Ezek sorszámuk alapján összetartoznak !!! Buffer készítés: Feltöltjük pl B1, L1-et, (M1 nem is kell, számláló helyettesíthető). Majd címzés: R3=[I1++]; vagy ha M-et is használjuk: R2=[I1+M1]; Vagy konstanssal: R4=[I1+16]; I1 magától generálódik, de nullázható is, nem nullával, hanem B1-et átmásoljuk I1=B1;.

**Státusz:** Aritmetikai műveletek (kivéve P regiszterekkel) státusza az ASTAT regiszteren kérhető. Ugrási feltételeket csak egyet lehet felhasználni.

#### A Megszakítások (események):


**Esemény fajták:** Reset, NMI, megszakítások, kivételek (hibás működéskor, pl védett memória címzés), emuláció. Ezeket az Event controller kezeli, aminek két része van: Core Event Controller (CEC, 16 általános interrupt: IVG0...IVG15), és a System Interrupt Controller (SIC, 16 periféria IT-eket csoportosítja 9db kimenetű a CEC számára). Hogy melyik perif. IT-t hova map-peli, az a HW reference 4-24-es oldalán van.

**Vektortábla:** 16db IT-vektor van (IVG0...IVG15-hez), ezek a core event controller-ben az EVT15...0 regiszterekben, tehát nem a sima memóriában. Nem bárislatlan, hanem +f offsettel, hanem külön címek. **Kivételek:** illegális memóriacím-elérés, illegális utasításhívások. Hogy melyik forrás okozta: SEQSTAT regiszterben. **HW error:** pl busz ellenőrző a paritás, azaz ha adatot tesz ki, azt vissza olvassa, és ha nem jó (rövidárv vagy ütközés van), hiba. Más: timeout. Forrás szintén a SEQSTAT-ban.

**IT rutin:** In Supervisor mód. Közben az IT-k tiltva vannak. A végén RETI; utasítás. **Kívülről jövő megszakítások:** NMI láb (aktív magas!), és a programozható Flag interfész bármely bemenetéről (max 16db), programozhatóan.

**A memória:** Egybefüggő 4GB (bájt) címtérleten van minden, kivéve a cash, mert az nem címezhető külön. Ebben vannak az MMR-ek is. **L1 mem.:** Ez core-frek.vál megy. Vannak csak SRAM-ként működő részei, és konfigurálhatóan SRAM vagy cache. A cache nem címezhető külön. He-lyette a többi memóriát címezzük, és a cash-vezérlő gondoskodik róla, hogy amit mi címeztünk, az a cash-ben ott legyen, és onnan töltődik be/ki.

**Perif. IT-ek:** Perif. IT-ek (max 16) és egyéb perifériák. A perif. IT-ek (max 16) és egyéb perifériák. A perif. IT-ek (max 16) és egyéb perifériák.



Külön van az utasításoknak és az adatmemóriának. Konfigurálni kell Ezt az IMEM\_CONTROL és a DMEM\_CONTROL regiszterekkel lehet megtenni. Reset után cash disabled. Bankokra és sub-bankokra van osztva: 16k/4k.

**Utasítás cache:** Ha cache: akkor sorokra (32Bájt) van osztva. Minden sor tartalmaz egy TAG-et, ami megmondja honnan származik, érvényes adat van-e benne, és hogy mikor volt használat (régen/nem). Cache Hit: amikor egy olvasáskor az adatot már bent találjuk a cache-ben. Cache Miss: amikor nem. Ekkor egy teljes sor tölt be. Először a kért szót, utána a többi. A procinak nem kell várnia az első bájt cache-be másolására, ő egyből megkapja. Ezt a TAG alapján associatív címezéssel teszi cache vezérlő. Lock-olás: Az utasítás cache 4-way-re van osztva. Ezekről egyenként megmondható, hogy írható-e, vagy revidens legyen. Írítás: IFLUSH utasítással ( IFLUSH[P5]; ekkor P5 által mutatót címeknek megfelelő sorokat vegye ki.)

**Adat cache:** 2db cimgenerátora van a DSPnek, mindegyiknek 2db portja. Ezeket hozzá kell rendelni a cache-bankokhoz. Az adat cache-nél fordul csak elő, hogy a betöltött adat megváltozott (piszkos lett). Ekkor kímásólódik automatikusan. Ehhez használ egy FIFO-t is. Ehhez 2 mód van: Write through: azonnal kiír. Write back: csak akkor ír ki, ha az adott sort le kell cserélni. Kezelő utasítások: PREFETCH; FLUSH;

**MMU:** memóriavédelem. Ha olyan memóriacímre hivatkozunk, ami nem létezik, akkor kivétel történik. **CP LB:** cache vezérlő logika+védelem. Van egy táblázat (MMR-ek) 16db bejegyzés, 2db 32 bites regiszter az adatmemória eléréshez (DCLPB\_ADDRn, és DCLPB\_DATA) és külön a programmemória eléréshez (ICPLB\_ADDRn, és ICPLB\_DATA). Ezek részletesen: Az adatregiszter: beállítások egy db memória lapra, és a lapméret megadása (1k/4k/1M/4M), ezenkívül hozzáférési jogok, cache flagok, írható/csak olvasható, cache-elhető/nem (pl periféria-reg-nem!!!)... **Cimregiszter:** Az adott lap hol kezdődik. A védelem működése: ha adato/utasítás címünk, akkor egy associatív kereső HW megkeresi hogy az melyik megadott lapon van, és ott mi érvényes. Ha nem talál ilyen CPLB bejegyzést, ami ilyen címet tartalmaz tartományt ad meg, akkor kivétel keletkezik. Ha kevés ez a 2x16 bejegyzés, akkor a memóriában tárolni kell egy PageDescriptorTable-t, aminek (pl az egyes taszkokhoz tartozó) a mostanában használni kívánt részeit bemásoljuk a CPLB regiszterbe. Vagy a kivételkezelő rutin oldja meg a cserét. Hibázó lap kinyomozása: DCLPB\_STATUS és a DCLPB\_STATUS. Ezek csak a kivételek rutinban elérhetőek.

**Engedélyezni/tiltani** lehet. Ha engedélyezzük a cache működést, akkor engedélyeznünk kell a CPLB-t is, az adott területen. Ezt mind a cache vezérlő regiszterekben kell. (IMEM\_CONTROL, DMEM\_CONTROL)

#### A DMA:

Célszerű a nagyobb adatmozgásokat DMA-val csinálni. Minden on-chip perifériának, és az L1 memóriának (Mem DMA contr.) van 2-2db DMA vezérlője külön. Ezek 3db DMA buszon osztoznak, azt arbitrálják. Átvitel kéreése regiszter írással, vagy descriptorból auto-ínt.

**2 főle DMA** vezérlő van: periféria-DMA és memóriá-DMA-vezérlő. Ezek feladata és regiszterei elterőek. Periféria-DMA: 12db fix csatorna van, ezek egyenként ki/bekapcsolhatóak. Mem-DMA: L1 és külső memóriá között van 2db csatorna hanem 4db stream van (D0,S0,D1,S1) Regiszterek: DMAx\_valami, ahol x a csatorna sorszáma, a fix 12ből. Mdma-nál MDMA\_xx\_valami. MDMA ketszer gyorsabb.

**Átvitel (csatorna) inicializálás:** Minden csatornát / stream-et(memDMA) külön kell inicializálni. A DMA regisztereknek megfelelő buffert hozunk létre a memóriában, abba regiszter-értékek írjuk. Ez a descriptor-tábla. Minden csatornához lehet több ilyen táblát rendelni, sőt azoknak linkolt listában kell lenniük. (ha csak 1 van, saját magára mutat). Tehát a descriptor utolsó regisztere egy pointer. A legjobbk beállításokat a DMAx\_CONFIG, és a MDMA\_xx\_CONFIG (mem.dma ve. esetén) regiszterbe kell. Itt adjuk meg pl a descriptor-tábla méretét, ami lehet kicsi/nagy.

Lehet descriptor mód nélkül is menteni MMR írással is inicializálni. Ezt a config regiszterekben adjuk meg. **Startup:** A CONFIG és/vagy a NEXT\_DESC\_PTR reg.eket először MMR írással kell/lehet kitölteni. (MDMA-nál előbb a cél stream-ét) Ekkor lehet tudatni velük a descr-ok címeit.

**Interrupt:** Ha egy periféria-DMA csatorna engedélyezve van, akkor a periféria-IT nem vált ki interruptot, csak DMA átvitel kezdést. A DMA vezérlők kiválthatnak IT-t.

Módok: újra és újra (flow mode, autobuffer mode, a descr.lincolt lista elemét tiltogteti be és hajtja végre), vagy csak IT kérésre vagy MMR írásra (config reg.).

**2D-DMA:** video feldolgozáshoz lehetséges, pl egyszerre egy makroblock betöltése L1 SRAM-ba, vagy váltótsoros TV átvitel.

**Globális beállítások:** A 3 buszon osztás prioritásokat igényel. Ezeket a DMA\_TC\_PER és a DMA\_TC\_CNTR regiszterekkel lehet. **Szinkronizálni** user.prog.ot a DMA-val: IRQ státuszbitet pollingjával.

#### Órajel:

Változtatható működés közben az órajel (a PLL szorzó), csak a PLL behúzásra kell várni. Órajel bemenet: Kvarc (XTAL és CLKIN lábak közé.), vagy oszcillátor. Kimenet a CLKOUT lábon, syncck sebességen. Szabályok: SCLK <= CCLK, és SCLK <= 133 MHz. Ha a DF láb=1 akkor az 1/2-es leosztás kapcsolódik az elejére. A PLL szorzót (1-64x) a PLL\_DIV regiszterben, a többi paramétert a PLL\_CTL regiszterben lehet állítani: core osztó (1-1/8), sys osztó (1-1/15). 10MHz kvarcnál reset után: 50MHz/10MHz. PLL változatoss: IT tiltás, PLL\_COCKCNT (behúzás idő) állítása, PLL\_DIV állítása, IT eng.

#### A táp:

2 feszültség: core táp-fesz (VDDINT lábak) 0,8V...1,4V, és I/O feszültség: VDDEXT lábakon, 2,25...3,6V

**Beépített core táp:** Változtatható mű-

